車用晶片規格暨ESD防護布局設計與分析.
本課程旨在提供學員對於車用晶片規格、ESD（靜電放電）防護和布局設計的深入了解。
車用晶片規格暨ESD防護布局設計與分析-車用晶片在現代汽車中扮演著關鍵的角色，用於控制車輛的各種功能，包括引擎管理系統、安全系統、娛樂系統等。然而，汽車環境中存在著嚴苛的條件，例如電磁干擾、溫度變化和機械振動，這些因素對車用晶片的性能和可靠性提出了極高的要求。
車用晶片規格暨ESD防護布局設計與分析
課程型態/ 實體
上課地址/ 新竹
時數/ 14小時
起迄日期/ 2023/10/12~2023/10/13
聯絡資訊/ 黃凡瑄 03-5732302
報名截止日/ 2023/10/01
---------------------------------------
課程介紹
車用晶片在現代汽車中扮演著關鍵的角色，用於控制車輛的各種功能，包括引擎管理系統、安全系統、娛樂系統等。然而，汽車環境中存在著嚴苛的條件，例如電磁干擾、溫度變化和機械振動，這些因素對車用晶片的性能和可靠性提出了極高的要求。
本課程旨在提供學員對於車用晶片規格、ESD（靜電放電）防護和布局設計的深入了解。課程將介紹車用晶片的基本架構和功能，並探討在車輛環境中所面臨的挑戰。學員將學習車用晶片的相關規格，以確保其性能和可靠性符合標準。
此外，課程還將深入探討ESD防護的重要性以及相關的技術案例和標準。學員將學習如何設計有效的ESD防護電路和佈局，以確保晶片在面臨靜電放電事件時能夠正常運作。
本課程將從車用BCD IC的規格談起，介紹製造車用BCD IC的適當SOA製程範圍，並介紹各種HV CMOS元器件、HV元件的汲極工程、電性行為，進而談論LV/HV ESD單元的佈局準則與專利，如何保護HV LDMOS與HV 積體電路ESD防護，期許學員能對車用MCU IC製程及元件結構充分理解，並熟悉HV IC靜電防護設計及可靠度考量之意義。
無論您是從事汽車電子工程、半導體設計或是對車用晶片感興趣，本課程都將為您提供實用且全面的知識，幫助您在車用晶片領域取得更大的成就。
課程目標
1.介紹車用BCD晶片電氣規格
2.理解高壓CMOS製程技術及平台
3.理解各種高壓CMOS元件結構及其應用
4.理解LV/HV ESD單元的佈局準則
5.理解如何做好車用高壓 LDMOS 電路之ESD免疫防護
課程特色
1.針對車用晶片做一系列的介紹。
2.本課程內容包含車用晶片規格、高壓半導體技術，理論與專利案例解析，期望學員能更了解車用晶片ESD實務案例。
課程對象
本課程適合現職從事IC與電子產品之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員 。
1.理工科系畢有興趣學員。
2.現職IC設計之RD工程師，也適合新進工程師或欲培育第二專長者。
課程大綱
第一天：
|
時間 |
課程大綱 |
內容 |
|
09:00 ~ 11:00 |
Automotive BCD Chip Specifications (車用BCD晶片規格) |
l Specifications for a Automotive Power Management IC (汽車電源管理IC規格) l IC Features and Function Block (IC特性與功能模組) l Absolute Maximum Ratings and Function Range (絕對最大額定值與功能) |
|
11:00 ~ 12:00 |
High-Voltage BCD Technologies (車用高壓 BCD 半導體技術) |
l What’s an HV Technology ? (何謂高電壓之科技) l Auto Electronic Products Use the HV Process (汽車電子產品之高壓製程) |
|
12:00 ~ 13:00 |
午休 |
|
|
13:00 ~ 14:00 |
High-Voltage BCD Technologies (車用高壓 BCD 半導體技術) |
l Foundries (Design House) Provide the Auto-grade BCD Processes & Products (製造與設計端對汽車BCD製程與產品) l What Are the Automotive Electronics Requirements? (何謂汽車電子的規格要求) |
|
14:00 ~ 17:00 |
Device Engineering for Auto HV Devices (車用高壓元件半導體工程技術) |
l Basic Concepts of an HV IC Device (高壓IC元件的基本概念) l Drain Engineering of Auto HV Devices (汽車高壓元件的Drain工程) l E-field/Lattice Temp. Simulations of Lateral HV Devices (高壓元件的電場、晶格溫度模擬) l Isolation in LV/HV BCD MOSFETs (LV/HV BCD MOSFETs的隔離方法) l Electrical Behaviors: BVDSS, Rdson and SOA (電性行為：BVDSS, Rdson and SOA) |
第二天：
|
時間 |
課程大綱 |
內容 |
|
09:00 ~ 12:00 |
Layout Rules and Patents for LV/HV ESD Cells (LV/HV ESD單元的佈局準則與專利) |
l ESD Important Layout Parameters (ESD重要佈局參數) l LV ESD Layout Rules and Patents (LV ESD布局規則和專利) l HV ESD Layout Rules and Patents (高壓元件的ESD布局規則與專利) l Design Guidelines for ESD Protection Circuits (ESD保護電路設計指南) |
|
12:00 ~ 13:00 |
午休 |
|
|
13:00 ~ 16:00 |
Automotive HV MOSFET ESD Protection Designs (車用HV MOSFET ESD防護設計) |
l Troubles in an Automotive HV nMOSFET (汽車高壓nMODFET中的問題) l Why ESD/LU Immunities So Weak in an LDMOS? (LDMOS的ESD/LU抗擾度較弱的原因) l How to Layout the LDMOS ESD Cell? (如何布局LDMOS的ESD單元) l ESD Protection Methods and Patens for the Automotive HV LDMOS (汽車高壓LDMOS的ESD防護與專利) |
|
16:00 ~ 17:00 |
Summary |
Course Conclusion and Summary |
★主辦單位及講師保留調整課程內容之權利
舉辦地點與方式
舉辦地點/方式:
本課程將以實體課為主，後續將視中央疫情規定，配合動態調整授課方式，或改為線上直播方式辦理。
若為實體課，將於新竹訓練中心舉辦。
若為線上直播，將採用Cisco Webex，確定開課前一周用Email寄送上課通知、講義、Webex Meetings連結網址及Webex與會者操作手冊，屆時請詳閱。依上課通知，於課程前30分鐘，與學員進行連線測試，確認: 署名，操作，及喇叭、麥克風、視訊等裝置設定。
實際上課地點/方式，請依上課通知為準!
上課日期及費用
n 舉辦日期：2023/10/12 (四)、10/13(五), 09:00~17:00, 報到時間: 08:30~09:00
n 報名截止日期：10/1
n 課程費用：含稅、講義
|
方案 |
價格 |
|
一般報名 |
15,000元/人 |
|
早鳥價(需在開課前三週報名) |
13,500元/人 |
|
3人以上團報價 |
12,800元/人 |
貼心提醒
1.為確保您的上課權益，報名後若未收到任何回覆，敬請來電洽詢。
2.若原報名者因故不克參加，但欲更換他人參加，敬請於開課前二日通知。
3.尊重老師之智慧財產權，授課時請勿錄影錄音。
４.視疫情狀況，本課程保留實體授課或線上授課之權利。
附件
產業學院緣起
依據行政院「挑戰2008：國家發展重點計畫」下之「國際創新研發基地」與「產業高值化」兩計畫，首重產業科技人才的效能。
•911216經科字第09103373120號函：經濟部將本院籌設工研院產業學院之工作，列為因應產業結構轉型，提 ... more
